HL-SZXT 數(shù)字系統(tǒng)實驗平臺 

一、系統(tǒng)組成

1、電源： 交流輸入：220V±10% 、50Hz

      固定直流輸：出5V/2A、±12V/0.5A ；

2、手動單脈沖電路2組：每組可同時輸出正負兩個脈沖，脈沖幅值為TTL電平。

3、連續(xù)脈沖源：0～100KHz。

4、固定頻率脈沖源4路，輸出為TTL電平：1Hz、8Hz、32Hz、1KHz；

5、時序脈沖發(fā)生電路及啟停控制電路?？僧a(chǎn)生四路脈沖信號，脈沖周期與輸入的時鐘信號相同，四個脈沖之間依次相差1個輸入時鐘周期。

6、10位邏輯電平輸入開關(guān)：可輸入低電平‘0’、高電平‘1’（為正邏輯）。

7、10位邏輯電平指示燈：指示燈亮表示高電平‘1’，指示燈滅表示低電平‘0’。

8、數(shù)碼管顯示：四位由七段LED數(shù)碼管組成的BCD碼譯碼顯示電路，及1位七段LED數(shù)碼管。供數(shù)字鐘、日歷等實驗顯示用。

9、揚聲器及驅(qū)動電路?？捎米鲿r鐘報時、報警及音樂演奏的發(fā)聲裝置。

10、可變電位器3只，阻值分別22K，50K，100K。

11、BCD拔碼開關(guān)2組

12、邏輯筆

13、基本門電路實驗區(qū)：面板上畫有電路原理圖。

（1）JK觸發(fā)器4組    （2）D觸發(fā)器4組  （3）與門4組

（4）或門4組   （5）與非門4組   （6）異或門4組

（7）四輸入與非門2組  （8）非門6組   （9）NE555電路1組

14、開放實驗區(qū)，用于擴展實驗、課程設計使用。

（1）20芯圓孔插座只，16芯圓孔插座2只，14芯圓孔插座2只，8芯圓孔插座1只

（2）分立元件接插區(qū)，可接插電阻、電容、穩(wěn)壓管、二極管、三極管等元器件，方便擴展。

15、EDA實驗單元，采用大容量的Altera FPGA芯片EP5CSEMA5作為核心板。

16、EP5CSEMA5核心板資源：

（1） FPGA核心器件：Cyclone V SoC 5CSEMA5F31C6 Device，85K可編程邏輯資源LEs, 內(nèi)嵌4450K個存儲器模塊，6 個高性能分數(shù)分頻Fractional PLLs, 2個硬核內(nèi)存控制器；

（2）支持64MB (32Mx16)SDRAM控制器；

（3）支持多端口1GB (2x256Mx16)DDR3 SDRAM控制器（高達533 MHZ的DDR3 、集成ECC支持）；

（4）基于ARM的硬核處理器系統(tǒng)(HPS)：內(nèi)置800 MHz, 雙核ARMCortex™-A9 MPCore™ 處理器；512-KB共享L2高速緩存；64 KB的Scratch片內(nèi)RAM；

（5）嵌入式USB-Blaster II (JTAG)配置電路和電纜（通用B型USB接口）；支持EPCS128閃存(PFL)配置；

（6）兩個 USB 2.0 Host 接口；一個USB轉(zhuǎn)UART 接口；支持10/100/1000 千兆以太網(wǎng)接口；帶有PS/2 鼠標/鍵盤接口；帶有IR 收發(fā)器

（7）配備兩個40-pin擴展接口；一個10-pin ADC輸入；一個 LTC 鏈接器(支持(SPI) 主控器,I2C 協(xié)議傳輸和通用IOpin )；4 個用戶自定義按鈕 (FPGA x4)；10 個用戶自定義開關(guān)(FPGA x10)；11 用戶自定義LEDs (FPGA x10 ; HPS x 1)；2個硬核處理器系統(tǒng)按鈕；6個七段數(shù)碼管；

（8）24-bit VGA顯示輸出；

（9）音頻部分：支持24-bit 音頻編碼，帶有l(wèi)ine in、out、microphone輸入接口；

（10）硬核處理器系統(tǒng)帶有三軸加速度傳感器

（11）12V DC輸入

二、實驗項目

（一）數(shù)字電路實驗

1、門電路的邏輯功能及測試實驗

2、組合邏輯電路（半加器、全加器及邏輯運算）實驗

3、觸發(fā)器實驗（一） R-S、D、JK

4、觸發(fā)器實驗（二） 三態(tài)輸出觸發(fā)器、鎖存器

5、時序電路測試與研究

6、集成計數(shù)器及寄存器實驗

7、譯碼器和數(shù)據(jù)選擇器實驗

8、波形產(chǎn)生器及單穩(wěn)態(tài)觸發(fā)器實驗

9、555時基電路實驗

可選做如下實驗

10、晶體管開關(guān)特性、限幅器與鉗位器實驗

11、TTL門電路參數(shù)測試實驗

12、CMOS門電路測試實驗

13、A/D、D/A轉(zhuǎn)換電路實驗

14、時序電路應用實驗

15、四路優(yōu)先電路實驗

16、智力竟賽搶答器實驗

17、電子秒表實驗

18、3位半直流數(shù)字電壓表實驗

19、數(shù)字頻率計實驗

20、拔河游戲機實驗

21、隨機存儲器及其應用實驗

22、8路搶答器電路設計實驗

23、數(shù)字鐘電路的設計實驗

24、交通燈控制邏輯電路設計實驗

25、汽車尾燈控制電路

26、籃球競賽30S計時器

（二）EDA器件開發(fā)設計實驗

1、 單元電路設計實驗：

實驗1.1  組合邏輯3-8譯碼器的設計

實驗1.2  半加器

實驗1.3  全加器

實驗1.4  全減器

實驗1.5  4位向量加法/減法器

實驗1.6  向量乘法器

實驗1.7  數(shù)據(jù)比較器

實驗1.8  多路數(shù)據(jù)選擇器

實驗1.9  編碼器

實驗1.10  譯碼器

實驗1.11  二進制碼轉(zhuǎn)換成BCD碼

實驗1.12  BCD碼轉(zhuǎn)換成二進制碼

實驗1.13  BCD碼轉(zhuǎn)換成格雷碼

實驗1.14  組合邏輯電路的設計

實驗1.15   簡單狀態(tài)機

實驗1.16  串入/并出移位寄存器

實驗1.17  并入/串出移位寄存器

實驗1.18  多功能寄存器

實驗1.19  單脈沖發(fā)生器

實驗1.20  節(jié)拍脈沖發(fā)生器

實驗1.21  奇偶檢驗

實驗1.22  計數(shù)器

實驗1.23  7段數(shù)碼管顯示

實驗1.24   數(shù)字鐘

實驗1.25  秒表設計實驗

實驗1.26   VGA接口驅(qū)動實驗

2、 Nios軟核實驗： 　

實驗2.1   Nios軟核的設計

實驗2.2   外設模塊的設計

實驗2.3   Qsys應用系統(tǒng)的生成

實驗2.4   Nios II軟核驗證以及Nios II IDE軟件的介紹

實驗2.5   Qsys系統(tǒng)的PIO驗證

實驗2.6   7段數(shù)碼管顯示實驗

實驗2.7   按鍵及撥碼開關(guān)實驗

實驗2.8  LTC2308 AD轉(zhuǎn)換實驗

實驗2.9  基于QSYS的uC/OS-II操作系統(tǒng)應用實驗

三、實驗室配置方案

實驗室每人每套配置方案(二人為一組，一組用一張實驗桌)

1、HL-SZXT  必配 1臺。

2、示波器  自配 1/2臺。

3、萬用表  自配 1只。

4、實驗桌  自配 1/2張。

5、實驗椅  自配 1  張。