HL-JSJYL01計算機組成原理實驗系統(tǒng) 

一、結構特點

本系統(tǒng)由鋁木合金箱體、高性能穩(wěn)壓電源、系統(tǒng)控制部件、開放式實驗電路區(qū)等組成。全部實驗用信號線的連接采用排線，操作方便，接觸可靠。基礎實驗基于中小規(guī)模集成電路，綜合性實驗基于在系統(tǒng)可編程核心器件，資源向學生開放，可以完成“計算機組成原理”、“計算機結構與邏輯設計”、“在系統(tǒng)編程”、“VHDL設計”、“電子系統(tǒng)綜合設計”等課程的實驗，并可以進行“專用集成電路設計”的驗證實驗。本實驗箱適用于本?？圃盒Ｓ嬎銠C專業(yè)和其它相關專業(yè)的相關課程的實驗和創(chuàng)新設計。

二、技術性能

1、硬件系統(tǒng)采用高性能單片機89S52和LATTICE公司CPLD器件的有機結合,使系統(tǒng)的硬件控制電路精簡而可靠。

2、提供手動、自動和聯機三種工作方式，滿足不同層次實驗的監(jiān)視需要。

3、具有完善的系統(tǒng)檢測電路和系統(tǒng)保護電路設計,使實驗系統(tǒng)更易于維護和使用。

4、系統(tǒng)自備雙通道邏輯示波器，便于實驗過程中時序信號的測量。

5、系統(tǒng)和電腦采用RS232/USB通信方式。

6、實驗系統(tǒng)采用總線結構，使實驗計算機具有結構簡單清晰、擴展方便、靈活易變等諸多優(yōu)點，實驗時只要少些接線即可。

7、創(chuàng)新擴展FPGA實驗模塊，實現復雜模型機的設計實驗。

8、專為本機配備的動態(tài)集成調試運行軟件以圖形化的界面顯示模型機內部數據的流向和各種控制信號的狀態(tài)以及時序關系。

三、硬件技術指標

1、實驗電路工作電源：+5V/2A、±12V/0.5A，每路均帶有短路保護和自動關斷功能，每路帶電源指示。其中+5V電源設計有過壓、過流、欠壓保護功能，待電路中故障排除后，自動恢復供電，確保設備和人身安全。

2、實驗系統(tǒng)的字長為8位。

3、實驗系統(tǒng)的基本指令系統(tǒng)類PC 機，有多種指令格式，多種尋址方式。

4、主存儲器采用8K字節(jié)靜態(tài)存儲器6264，用于存放用戶程序和數據。

5、配運算器模塊，由4片4位的算術邏輯單元功能發(fā)生器級聯而成。每片內實現16種二進制算術運算及16種邏輯運算，可進行8位、16位運算器實驗。

6、控制器采用微程序方案實現，控存字長為24位，可用容量為1024字節(jié)，且用電可擦寫的E²ROM存儲器芯片組成，支持動態(tài)微程序設計。

7、實驗系統(tǒng)工作頻率源由555時基電路和74LS123可再觸發(fā)單穩(wěn)態(tài)多諧振蕩器組成產生，頻率范圍為330HZ～580HZ。可以同時產生四種不同時序的時鐘信號。

8、實驗系統(tǒng)配有微程序手動輸入并顯示模塊，裝有24個微程序輸入開關，用于輸入微程序。

9、配有手動16位數據輸入模塊，裝有16個數據輸入開關，用于輸入16位數據。

10、配8個控制開關，2個微動開關，用于手動控制整機的運行和切換運行方式等。

11、配2位七段數碼管以顯示程序運行的結果。另配置6個數碼管，用于交通燈顯示。

12、配微地址發(fā)生器模塊和微地址顯示模塊、微地址控制模塊。

13、配數據總線顯示模塊，用于顯示數據總線上的動態(tài)數據。

14、配總線地址顯示模塊，用于顯示地址總線上的動態(tài)地址。

15、配有一個雙向通用移位寄存器，以實現邏輯移位功能。

16、具有超前進位控制邏輯。

17、配有指令寄存器和地址寄存器。

18、主機上設計有二片大規(guī)模 CPLD 和51單片機作為整機的主控器件，可以在自動方式下完成全部部件實驗和整機模型機設計實驗。

19、配有并行I/O接口電路8255，實現帶輸入輸出接口的模型機的設計。

20、配有定時/計數器接口電路8253。實現帶定時/計數器功能的模型機的設計。

21、配有中斷控制器8259。實現帶中斷功能的模型機的設計）。

22、配有雙端口存儲器IDT713200。

23、模數A/D和數模D/A轉換電路，實現數模和模數的轉換(C9JH有）。

24、配置ALTERA EPM240核心模塊，實現具備多功能復雜模型機的設計實驗。

25、創(chuàng)新自設計計算機體系結構實驗模塊（一個實驗室配1-2套）

1）USB設備開發(fā)與接口模塊：包含USB核心器件CY7C68013(含8051內核)、串行EEPROM 24LC01B 、SRAM HY62WT081E、EPM3064ATC100、數據總線開關 SN74CB3Q3245、鎖存器 74VHC373、方口USB接口。

2）平臺接口控制用CPLD模塊：包含EPM3512AQC208主芯片、備頻器DS1080L、JTAG下載接口等。

3）CPU或IP Core用FPGA模塊：包含核心器件EP1C12Q240C8、配置芯片EPCS4、JTAG下載接口等。

26、實驗的連接：模塊間實驗線路的連接：全部信號采用排線連接，操作簡便，實驗導線連接穩(wěn)定可靠。

27、機箱：堅固型鋁合金框架，厚實的 ABS 塑料包角，參考外形尺寸 480×360×150mm。

四、軟件技術指標

1、實驗系統(tǒng)集成動態(tài)調試運行軟件。

2、詳盡的CAI課件,能將實驗原理、實驗目的、芯片、查詢等功能集于一體,便于多媒體教學；

3、的程序和微程序調試功能，有單步、斷點和連續(xù)等運行方式。

4、有程序和微程序讀寫功能。

5、以彩色流程圖方式全程監(jiān)視程序的運行狀態(tài)和運行結果。

6、 用debug讀寫存貯菜單，對寄存器進行輸入數據和參數設置以及讀出目標輸出信息。

五、實驗項目（全部提供源程序）

1、基礎實驗

1）8位算術邏輯運算實驗

2）帶進位控制8位算術邏輯運算實驗

3）16位算術邏輯運算實驗

4）移位運算器實驗

5）存儲器實驗

6）微控制器實驗

2、設計性實驗

1）總線控制實驗

2）硬布線控制器實驗

3）乘法器設計實驗

4）FIFO先出存儲器實驗

5）數據通路實驗

6）基本模型機的設計與實現

7）擴展8255并行口實驗

8）擴展8253定時/計數器實驗

9）擴展8259中斷控制器實驗

10）擴展0809 AD轉換實驗

11）擴展0832 DA轉換實驗

12）擴展雙端口存儲器IDT713200實驗

3、綜合設計應用實驗

1）帶移位運算的模型機的設計與實現

2）復雜模型機的設計與實現

3）可重構原理計算機組成設計實驗

4）基于CISC和RISC處理器構成的實驗計算機的設計與實現

5）用大規(guī)模芯片在模型機的基礎上設計一個8位輸入輸出并行接口芯片8212。

6）基于流水技術構成模型計算機的實驗

六、實驗箱配置表