3 電源控制(PWR)

3.1 綜述

PWR 列舉了芯片內(nèi)部與電源相關(guān)的所有資源，包括內(nèi)部的電源電壓調(diào)節(jié)器、可編程的電源電壓監(jiān)測器、低功耗模式。

3.2 特性

l 集成的電源調(diào)節(jié)器，提供 3 路內(nèi)部電源、均可通過 ADC 內(nèi)部通道進(jìn)行訪問：

u BG1v5 1.5V 精度 5%

u BG1v2 1.2V 精度 5%

u BG1v0 1.0V 精度 0.5%

l 多擋位、支持復(fù)位或中斷的可編程電源電壓檢測器

l 在低功耗模式下，提供兩種低功耗模式：

u 睡眠模式

u 深度睡眠模式

l 深度睡眠下、典型功耗僅為 0.8uA

3.3 電源調(diào)節(jié)器

PT32x00x 支持在超寬電壓范圍內(nèi)工作、工作電壓(VDD)詳見《PT32x00x 數(shù)據(jù)手冊》。通過內(nèi)置的電源調(diào)節(jié)器提供內(nèi)部所需的 1.5V 電源 BG1v5、1.2V 參考電源 BG1v2 以及 1.0V 參考電源 BG1v0。所有的內(nèi)部電源均可通過 ADC 內(nèi)部通道進(jìn)行訪問、詳見 ADC(控制寄存器 ADC_CR)的”CHS”位描述。

3.3.1 電源調(diào)節(jié)器

復(fù)位后電源調(diào)節(jié)器總是使能的。根據(jù)系統(tǒng)運行狀態(tài)、它以 2 種不同的模式工作。

1.運行模式：調(diào)節(jié)器以正常功耗模式提供 BG1v5、BG1v2、BG1v0 三路電源；BG1v5 作為核 心電源共給內(nèi)部 CPU、存儲器和數(shù)字外設(shè)，并且與 BG1v2、BG1v0 一起接入 ADC 的內(nèi)部模擬通道中.

2.低功耗模式：提供睡眠和深度睡眠兩種低功耗模式，電源調(diào)節(jié)器將遞進(jìn)的關(guān)閉片內(nèi)電源、時鐘、外設(shè)，以使系統(tǒng)功耗大大降低。

3.3.2 電源復(fù)位條件

PT32x00x 內(nèi)部有一個完整的上電復(fù)位(PUR)和掉電復(fù)位(PDR)電路，當(dāng) VDD 電壓達(dá)到工作電壓時系統(tǒng)就能正常工作。 當(dāng) VDD 低于的限位電壓 VPUR/VPDR時，系統(tǒng)保持為復(fù)位狀態(tài)。

3.3.3 可編程的電源電壓監(jiān)測器(PVD)

用戶可以利用 PVD 對 VDD 電壓進(jìn)行監(jiān)測，(電源電壓監(jiān)測器配置寄存器 PWR_PVDR)中的”PLS”位用于設(shè)定 PVD 監(jiān)控 VDD 電壓的閾值。通過將(PWR_PVDR 寄存器)中的 PVDE 位置’1’以使能 PVD。

PVD 事件支持用戶通過復(fù)位和中斷兩種形式進(jìn)行訪問，其對應(yīng)的中斷事件在內(nèi)部被連接到 NVIC 的第 20 號中斷，如果該中斷在系統(tǒng)中斷使

能寄存器 ISER 中被使能，一旦發(fā)生該事件、NVIC 就會響應(yīng) PVD 的中斷請求。PVD 事件的觸發(fā)/解除機(jī)制由硬件自動控制，當(dāng) VDD 下降到”PLS 位”所設(shè)定的閾值時，PVD 中斷被觸發(fā)，當(dāng) VDD 上升到 PVDUV 時，PVD 中斷被解除。這一特性可用于用于執(zhí)行緊急關(guān)閉任務(wù)。

3.4 低功耗模式

系統(tǒng)或電源復(fù)位以后，系統(tǒng)處于運行模式。當(dāng)系統(tǒng)無需繼續(xù)運行時，可以利用多種低功耗模式來節(jié)省功耗；例如等待某個外部事件時，用戶可以根據(jù)電源消耗、喚醒時間和可用的喚醒源等條件，選定一個的低功耗模式。

PT32x00x 提供了兩種低功耗模式：

l 睡眠狀態(tài)(Cortex™-M0 內(nèi)核停止，但包括 Cortex-M0 核心的外設(shè)在內(nèi)的所有外設(shè)，如 NVIC、SysTick 等仍在運行，IFMC 無法訪問)

l 深度睡眠狀態(tài)(除 LSI 外的所有時鐘均已停止工作，相關(guān)的片內(nèi)電源以及外設(shè)被強(qiáng)制關(guān)閉)。此外，在運行模式下，還可以通過以下方式降低功耗：

l 失能未被使用的時鐘源

l 失能未被使用但已被使能的外設(shè)。

l 將不使用的 GPIO 做內(nèi)部下拉處理

3.4.1 進(jìn)入低功耗模式

通過將配置系統(tǒng)控制寄存器（SCR）中的 SLP 位置’1’以選定系統(tǒng)進(jìn)入低功耗模式時、系統(tǒng)處于睡眠狀態(tài)還是深度睡眠狀態(tài)。系統(tǒng)進(jìn)入低功耗模式有兩種方法：

l 執(zhí)行 WFI 或 WFE 指令以進(jìn)入低功耗模式

l 將系統(tǒng)控制寄存器（SCR）中的 SOE 位置’1’，當(dāng)系統(tǒng)從優(yōu)先級的中斷處理程序中退出時，立即進(jìn)入低功耗模式

注意：進(jìn)入低功耗模式前，應(yīng)該將所有未使用到的管腳配置為下拉輸入，并清除所有管腳的復(fù)用功能可使系統(tǒng)功耗得到優(yōu)化。

3.4.2 睡眠狀態(tài)

表 3-1 羅列了系統(tǒng)處于睡眠狀態(tài)時、片內(nèi)資源的工作狀態(tài)。如需優(yōu)化功耗、在進(jìn)入睡眠狀態(tài)前，用戶可手動關(guān)閉無需在低功耗模式下工作的外設(shè)以降低功耗。

3.4.3 深度睡眠狀態(tài)

表 3-1 羅列了系統(tǒng)處于深度睡眠狀態(tài)時、片內(nèi)資源的工作狀態(tài)。在深度睡眠狀態(tài)下，只有 LSI 時鐘掛載的外設(shè)可以正常運行，內(nèi)核的寄存器、內(nèi)存的信息仍保存，程序在喚醒后仍從上一次停止處執(zhí)行；除表 3-1 所羅列的在深度睡眠狀態(tài)下被強(qiáng)制關(guān)閉外設(shè)外，其他外設(shè)均不會被強(qiáng)制關(guān)閉，在運行模式下使能的外設(shè)、在進(jìn)入深度睡眠前應(yīng)該手動關(guān)閉以避免額外功耗；如需進(jìn)一步的優(yōu)化功耗，可將 LSI 時鐘關(guān)閉，但 LSI 時鐘掛載外設(shè)將無法工作，此時、低功耗

模式的喚醒僅支持外部中斷喚醒。

注意：GPIO 外部中斷喚醒深度睡眠時，僅支持雙沿中斷、高電平中斷和低電平中斷。

3.4.4 喚醒方式

當(dāng)系統(tǒng)處于低功耗模式時，如果是睡眠狀態(tài)，根據(jù)進(jìn)入低功耗模式的指令，有相應(yīng)的喚醒方式：

l WFI 指令：任意一個被 NVIC 響應(yīng)的外設(shè)中斷都能將系統(tǒng)從睡眠模式喚醒。

l WFE 指令：包括所有中斷在內(nèi)、所有內(nèi)核支持的事件特別地、當(dāng)(系統(tǒng)控制寄存器 SCR)的”SWC”位為’1’時：所有中斷或事件均可喚醒。

注意：使用 WFE 喚醒睡眠狀態(tài)，需要在(中斷掛起清除寄存器 ICPR)中清除相應(yīng)的掛起標(biāo)志。

如果是深度睡眠狀態(tài)，根據(jù)進(jìn)入低功耗模式的方法，有相應(yīng)的喚醒方式：

l WFI 指令：LSI 時鐘掛載外設(shè)的中斷或者外部中斷

l WFE 指令：LSI 時鐘掛載外設(shè)的中斷、外部中斷、復(fù)位事件或調(diào)試模式請求事件特別地、當(dāng)(系統(tǒng)控制寄存器 SCR)的”SWC”位為’1’時：LSI 時鐘掛載外設(shè)的中斷、外部中斷、復(fù)位事件或者調(diào)試模式請求事件均可喚醒。