電源問題
1.VDDCORE和VDDIO引腳電源
A）VDDCORE和VDDIO引腳電源必須連接到使用退耦電容的干凈的直流電源上；退耦電容應(yīng)盡可能的接近微控制器的VDD和GND引腳；退耦電容典型值是33nF到100nF。
B）除保證復(fù)位的延時時間大于兩個電源的上升時間外，對電源的時序上沒有特殊的要求。
C）值得注意的是在VDDCORE一直給微控制器供電保存內(nèi)部RAM和寄存器內(nèi)容時VDDIO供電不能停止，如果這樣的話他不是破壞性的，帶能導(dǎo)致內(nèi)部外圍設(shè)備的輸入進入一個不確定的狀態(tài)。此外，除電流連續(xù)狀態(tài)下的阻性負(fù)載外，VDDIO的電流消耗依賴于連接到EBI的I/O線和PIO線切換時的負(fù)載電容。這就是說，當(dāng)CPU處于備用狀態(tài)時不需要停止VDDIO.
2.VPP引腳
VPP用來提高FLASH的編程和擦除速度。電壓范圍參見數(shù)據(jù)手冊。VPP引腳可以不連接，為防止意外，可以考慮施加一個已知的電平以防止步必要的動作。

主時鐘引腳
1.MCKI引腳
MCKI引腳是微控制器的主時鐘輸入引腳。此引腳輸入一個方波時鐘信號。外部時鐘的高半周期（tCH）和低半周期（tCL）有一個zui小值，見數(shù)據(jù)手冊。AT91X40X系列沒有內(nèi)部振蕩器，僅僅連接一個晶振是不可以的。
2.MCKO引腳
MCKO引腳提供一個延時的MCKI引腳的時鐘輸入信號的鏡像以提供系統(tǒng)內(nèi)的其他設(shè)備使用。MCKO驅(qū)動能力低，用它來驅(qū)動幾個TTL負(fù)

載是不可行的。當(dāng)使用BGA封裝的AT91X40X系列微控制器時，如果這個引腳不使用，強烈建議你將它作為PCB上的測試點。這樣用來快速判斷微控制器是否有一個正確的時鐘

NRST輸入引腳
NRST引腳用于主系統(tǒng)復(fù)位。它為低時復(fù)位所有內(nèi)部設(shè)備寄存器，ARM內(nèi)核的程序計數(shù)器和JTAG/ICE端口。在系統(tǒng)引導(dǎo)時他采樣BMS和NTRI引腳。NRST必須被保持到提供給微控制器的電源穩(wěn)定和依照外部振蕩器的啟動時間。
在釋放NRST引腳前必須保持0電平至少10個時鐘周期以便能夠正確的采樣BMS和NTRI引腳。

復(fù)位期間采樣的引腳
1.引導(dǎo)模式選擇引腳（BMS）
P25/BMS輸入引腳在NRST引腳的上升沿采樣。這個引腳使ARM7TDMI內(nèi)核從他的內(nèi)部閃存，或連接到EBI的片選0（NCS0）的一個或多個閃存開始讀取指令。一旦BMS引腳在復(fù)位期間被采樣完畢并且處理器正確初始化，P25/BMS引腳能夠作為通用I/O引腳。
依賴于BMS引腳的電平，能夠選擇引導(dǎo)用存儲器數(shù)據(jù)總線寬度的選擇，8位或16位。具體請參見數(shù)據(jù)手冊。
2.三態(tài)輸入引腳
為了調(diào)試的方便，AT91X40X系列提供了一個三態(tài)模式。這能夠從目標(biāo)板連接仿真探頭到應(yīng)用板。在三態(tài)模式，所有AT91X40X系列微控制器的輸出驅(qū)動引腳均被禁止。對于基于閃存的AT91FR40X系列微控制器，三態(tài)模式使編程器像對待ATMEL閃存一樣對待微控制器。
當(dāng)用戶不使用AT91系列的三態(tài)模式時，在復(fù)位期間NTRI引腳必須通過一個400KR的電阻上拉。注意，NTRI引腳復(fù)用為I/O線P21和USART1的TXD1引腳。如果此引腳連接到一個內(nèi)部包含400KR電阻的標(biāo)準(zhǔn)RS232驅(qū)動器，則不需要上拉電阻。詳細(xì)參見RS232驅(qū)動器。

JTAG/ICE端口引腳
在帶IEEE1149標(biāo)準(zhǔn)的JTAG/ICE端口的任何ARM處理器中，TDI,TDO,TMS和TCK是zui少的引腳。除TDO引腳外的其他所有引腳內(nèi)部均有大約10KR的上拉電阻。

 

這些引腳用來訪問ARM內(nèi)核的ICE以進行調(diào)試。ATX40X系列在數(shù)字I/O單元不具有邊界掃描特性，因此在此系列中JTAG的邊界掃描特性不能使用。

PIO引腳
1.復(fù)用引腳
大多數(shù)的I/O引腳復(fù)用為一個或兩個內(nèi)部設(shè)備。這些引腳的大多數(shù)在PIO模式重新安排狀態(tài)，舉例來說，對于P21/TXD/NTR1示例來說，不受內(nèi)部設(shè)備驅(qū)動。其他一些引腳像地址線A20-A23在外圍模式有他們自己的安排狀態(tài)，舉例來說，受EBI驅(qū)動。如果這些引腳復(fù)位后由不由外圍設(shè)備驅(qū)動，他們作為通用I/O引腳。
未使用的引腳不用連接但為了避免一些外部異常信號導(dǎo)致的不必要行為和/或內(nèi)部震蕩導(dǎo)致的額外電流損耗，通?？紤]在初始化代碼中設(shè)置這些未使用的引腳為輸出模式。這些I/O線在嵌入式微控制器中沒有上拉或下拉電阻。
2.單一功能的PIO引腳
單一功能的PIO引腳不和任何內(nèi)部設(shè)備復(fù)用的I/O引腳。缺省狀態(tài)，所有I/O引腳在復(fù)位后在輸入模式。未使用的I/O引腳可以不連接，但要在初始化代碼中設(shè)置為輸出模式。這些I/O線在嵌入式微控制器中沒有上拉或下拉電阻。

1.地址線引腳
AT91X40X系列地址總線有24根地址線并且因此能夠訪問16M的存儲器空間。地址線A0-A23不能和任何PIO線或內(nèi)部設(shè)備復(fù)用。地址線A20-A23復(fù)用為PIO線和四個附加的4個片選線。在訪問設(shè)備時如果這4個高4位地址線不使用，他們能夠作為片選線或PIO線。當(dāng)使用基于閃存的AT91X40X系列微控制器時，注意地址線A20復(fù)位后不得作為片選線（CS7）或PIO線。A20是內(nèi)部閃存的MSB（zui高位）。
2.數(shù)據(jù)總線引腳
AT91X40X系列數(shù)據(jù)總線能夠使用8-位或16-位模式，這依賴于片選線0（NCSO）的BMS引腳狀態(tài)和其他所有片選線的EBI芯片選擇寄存器的配置。需要注意的是，AT91X40X系列微控制器的數(shù)據(jù)總線沒有內(nèi)部上拉或下拉電阻。強烈建議你增加100KR左右的上拉或下拉電阻以防止外部干擾信號導(dǎo)致的未知動作和/或內(nèi)部振蕩器故障導(dǎo)致的VDDIO和VDDCORE的額外電流損耗。AT91的EBI數(shù)據(jù)總線能夠驅(qū)動的負(fù)載電容能夠通過AT91 EBI定時計算器應(yīng)用筆記估算。
3.控制信號引腳
控制總線有以下幾個模式讀寫線，片選線和字節(jié)選擇線，他們使用戶能夠連接多種存儲器和外圍設(shè)備。注意的是，依賴于微控制器的主時鐘，必須NWR和NRD線可接受的zui大負(fù)載電容在可接受的范圍內(nèi)。過載的NWR和NRD線可以延長一些EBI延時，因而發(fā)生讀或?qū)懺L問不一致。
控制總線信號能夠驅(qū)動的負(fù)載電容能夠通過AT91 EBI定時計算器應(yīng)用筆記估算。
4.NWAIT引腳
在訪問的任何時間或標(biāo)準(zhǔn)的等待狀態(tài)不足夠時NWAIT引腳能夠增加讀或?qū)懺L問的額外的等待周期。當(dāng)NWAT引腳被檢測到為低時，內(nèi)核時鐘停止并且EBI停止當(dāng)前訪問但不改變輸出信號或內(nèi)部計數(shù)器和狀態(tài)。當(dāng)NWAIT引腳被重新釋放后，內(nèi)核時鐘啟動并且EBI結(jié)束訪問操作。
NWAIT引腳輸入低激活并且在主時鐘的上升沿檢測。NWAIT輸入信號僅僅能夠在主時鐘低階段同步激活。
NWAIT信號在時鐘的上升沿也必須保證設(shè)置時間和保持所需的時間匹配。當(dāng)設(shè)置和保持時間不匹配時，它可以立即凍結(jié)EBI信號到他們的活動狀態(tài)（或甚至一些周期之后）并且保持這個狀態(tài)直到執(zhí)行硬件復(fù)位。如果NWAIT引腳由像DSP或FPGA之類的外部器件驅(qū)動，用戶必須保證當(dāng)AT91微控制器上電時NWAIT引腳為高驅(qū)動。如果NWAIT引腳未使用，必須增加一個100KR的上拉電阻。