一、濾波器的設(shè)計與計算
 

二、三維電容的設(shè)計與計算
   由于電容的性能決定了整個電路性能的好壞，所以可調(diào)電容以及容值較易改變的電容已經(jīng)成為電容的發(fā)展趨勢。提出了在電容的兩個極板上外加靜電偏置電壓，使極板間的距離發(fā)生變化，從而達到改變?nèi)葜档姆椒?，并且可以將電容的兩個極板制成梳狀結(jié)構(gòu)，增大它的容值及其改變量。由于集成電路中無源器件占的面積比較大，而且想改變它的大小又必須改版，很不方便。有資料提出一種堆疊式的電容，雖然它的面積下降很多，但是由于它采用多層工藝，技術(shù)難度較大 ，所以本文提出一種三維電容。
   考慮到側(cè)面介質(zhì)厚度比水平面較薄，側(cè)面介質(zhì)厚度d3為
   d3=k*d2 （0   該三維電容的容值為：
   其中參數(shù)的意義分別為：
    SiO2： SiO2的介電常數(shù)
    l1:  槽的寬度
    l2:  凸臺的寬度
    W:  槽的長度
    d1:  槽深
    d2:  水平面上介質(zhì)厚度
    n:   槽的個數(shù)
    a:  槽的側(cè)面與底面的夾角
    k:  槽的側(cè)面介質(zhì)厚度與底面介質(zhì)厚度的比
   經(jīng)化簡可得：
   對于采用傳統(tǒng)的平面電容，其容值為
   這樣就可以得到在相同面積下，三維電容的容值與傳統(tǒng)的平面電容的容值的比Y。
   由濾波器的設(shè)計一節(jié)中，可知截止頻率f=4GHz時，計算得到電容值為0.8pF，選取介質(zhì)厚度為0.3  m，SiO2的介電常數(shù)為3.8，k=0.8，陡直度為85o，選取槽的寬度為6  m，凸臺的寬度為4  m，槽深20  m，槽的個數(shù)為4，橫向?qū)挾?5  m，邊上的兩個臺面上引線電極長度均為21  m，其示意圖如圖6所示。從而得到三維電容面積為3200  m2，而平面電容的版圖面積為7100  m2，采用三維電容之后，面積只有平面電容的32％。

三、電感的設(shè)計與計算
   本次設(shè)計的電感采用平面矩形螺旋電感，提出此電感的計算方法:
   {}
   其中Ls表示自感，Lm表示互感，單位均為  H，d表示線圈之間的中心距離，a和b分別表示導(dǎo)線的寬度和厚度。根據(jù)工藝條件，選取參數(shù)值為：d=10  m，a=10  m，b=2  m，內(nèi)部孔隙32  m??2  m，將模擬計算結(jié)果L=4nH代入MATLAB程序，計算結(jié)果為31段，約為8圈，版圖面積為0.053mm2。

四、相關(guān)技術(shù)的進一步討論
   1.二氧化硅層的保護
   制作這種三維電容需要注意的問題是當(dāng)?shù)矸e第二層SiO2時，由于溫度過高，可能會將*層的金屬破壞，故必須在蒸*層金屬的時候，摻雜抗高溫的材料，例如Ti、Wu等。
   2.深刻蝕的實現(xiàn)
   由于這種三維電容槽的深寬比較大 ，所以不能采用傳統(tǒng)的反應(yīng)離子刻蝕（RIE）方法。提出一種采用CCl2F2/O2的高深寬比硅槽的刻蝕技術(shù)。CCl2F2/O2的刻蝕機理為：在合適的壓力和ICP功率范圍內(nèi)，CCl2F2離解出大量的Cl粒子和CFx粒子，在后者對Si表面的轟擊下，前者與濺射出的Si原子反應(yīng)生成揮發(fā)性的SiCl4，產(chǎn)生刻蝕。O2的加入一方面形成鈍化層SixOyFz保護側(cè)壁，另一方面通過消耗CFx粒子減少其與Cl的再結(jié)合而達到加速的目的。本實驗中采用ICP技術(shù)實現(xiàn)深刻蝕。從圖7所示刻蝕效果圖中可以看出，其陡直度是可以滿足要求的。
   3.電感的設(shè)計
   有一種立式的電感結(jié)構(gòu)，其設(shè)計中均將襯底除去，而這篇文獻中設(shè)計的電感線圈依然在硅襯底上。由于電感的Q值遠遠低于電容的Q值，故為了提高整個電路的性能，必須盡量提高電感的Q值。本次設(shè)計中采用了將電感線圈的背面襯底掏空和淀積聚酰亞胺的辦法，來達到這個目的。具體的結(jié)構(gòu)如圖8所示。

五、結(jié)論
   采用MEMS技術(shù)制作三維電容和電感的濾波器，較傳統(tǒng)的濾波器有了很大的改善。采用ICP可以刻蝕出具有高深寬比的深槽，從而實現(xiàn)三維電容，大大減小電容的版圖面積，提高了集成度。電感采用背面腐蝕技術(shù)，去掉硅襯底，減少了襯底損耗。這些工藝與IC工藝兼容，從而實現(xiàn)濾波器的單片集成。