Sherlock的可靠性仿真分析功能

?導(dǎo)電通孔 (PTH：Plated through hole ) 壽命/失效分析
?導(dǎo)電陽(yáng)極 (CAF：conductive anodic filament )導(dǎo)致的失效
?熱循環(huán)導(dǎo)致的焊點(diǎn)壽命/失效概率
?振動(dòng)導(dǎo)致的焊點(diǎn)壽命/失效概率
?機(jī)械沖擊導(dǎo)致的元件連接壽命/失效概率
?SIP及PCB中元件失效率（基于溫度對(duì)元件失效率的影響模型）
?SIP及PCB板的壽命/失效概率
?設(shè)計(jì)失效模式及影響分析 (DFMEA：Design Failure Mode and Effects Analysis)

為什么需要利用CAE仿真技術(shù)（Sherlock）預(yù)測(cè)SIP及PCB可靠性

在進(jìn)行功能、特性設(shè)計(jì)的同時(shí)，針對(duì)電路產(chǎn)品在以后工作條件和應(yīng)用環(huán)境下，以及在規(guī)定的工作時(shí)間內(nèi)可能出現(xiàn)的失效模式，采取相應(yīng)的設(shè)計(jì)技術(shù)，使這些失效模式能得到控制/消除，以減小/消除這些失效模式的影響。
其中最基本的工作是在設(shè)計(jì)階段類(lèi)比仿真產(chǎn)品在以后工作條件和應(yīng)用環(huán)境下，以及在規(guī)定的工作時(shí)間內(nèi)的可靠性狀態(tài)進(jìn)而確定應(yīng)采用的可靠性增長(zhǎng)措施，并模擬驗(yàn)證可靠性增長(zhǎng)的效果。
利用CAE模擬技術(shù)預(yù)測(cè)電路系統(tǒng)可靠性的層次：
?芯片封裝的可靠度設(shè)計(jì)；
?電路系統(tǒng)的可靠度設(shè)計(jì)
?PCB的可靠度設(shè)計(jì)