1

摘要

本篇應(yīng)用筆記主要介紹 HC32F460 系列的四線式串行外設(shè)接口（QSPI）模塊，并簡(jiǎn)要說明通過QSPI 四線式輸入輸出快速讀模式如何與外部 Flash 通信。

2

QSPI 簡(jiǎn)介

HC32F460 系列的四線式串行外設(shè)接口（QSPI）是一個(gè)存儲(chǔ)器控制模塊，主要用于和帶 SPI 兼容接口的串行 ROM 進(jìn)行通信，其對(duì)象主要包括有串行閃存、串行 EEPROM 以及串行FeRAM。

2.1

主要特性

?

支持?jǐn)U展 SPI，二線式 SPI 和四線式 SPI 等多種協(xié)議

?

地址線寬度可選擇 8 位/16 位/24 位/32 位

?

可通過時(shí)序調(diào)整以支持各種串行閃存

?

支持多種讀取方式

-

標(biāo)準(zhǔn)讀/快速讀

-

二線式輸出快速讀取/二線式輸入輸出快速讀取

-

四線式輸出快速讀取/四線式輸入輸出快速讀取

?

數(shù)量可調(diào)的虛擬周期

?

16 字節(jié)的預(yù)讀取功能

?

總線周期延長(zhǎng)功能

?

XIP 控制功能

?

靈活而廣泛的支持大量串行閃存軟件控制指令，包括擦、寫、ID讀取及掉電控制等。

2.2 內(nèi)存映射

串行閃存及相關(guān)的控制寄存器在 AHB 總線空間的位置由總體的地址范圍配置來決定，QSPI 空間被區(qū)分為 2 段空間，包括 QSPI I/O 寄存器空間 64MB 和外部 QSPI 設(shè)備空間 64MB。每當(dāng)對(duì) QSPI 的 ROM 空間進(jìn)行讀訪問時(shí)，QSPI 總線自動(dòng)開始工作，將從串行閃存內(nèi)讀到的數(shù)據(jù)傳送過來，QSPI 可以通過自動(dòng)將 MCU 的外部 ROM 讀取總線周期轉(zhuǎn)換為 QSPI 總線周期來對(duì)串行閃存進(jìn)行讀取。

3

HC32F460 系列的 QSPI

3.1

幀格式

HC32F460 系列的四線式串行外設(shè)接口（QSPI）支持?jǐn)U展式 SPI，二線式 SPI 和四線式 SPI 三種協(xié)議。初始的默認(rèn)協(xié)議是擴(kuò)展式 SPI 協(xié)議，可通過設(shè)置 QSCR 寄存器中的 IPRSL[1:0]/ APRSL[1:0]/DPRSL[1:0]位來分別配置指令發(fā)送階段、地址發(fā)送階段、數(shù)據(jù)接收階段的協(xié)議。通過 QSCR 寄存器中的 MDSEL 可以配置 QSPI 的讀取模式，一般配置為推薦的模式即可正常通信，如配置為自定義的模式，則 QSCR 寄存器中的 IPRSL[1:0]/ APRSL[1:0]/DPRSL[1:0]位必須配置為同一種協(xié)議才能保證 QSPI 正常工作。且直接通信模式不支持多線式動(dòng)作。

3.1.1 指令

當(dāng)一個(gè)串行總線周期開始的時(shí)候，串行閃存選擇信號(hào)被置為有效狀態(tài)，QSPI 開始輸出指令代碼，指令代碼為一個(gè) 8-bits 的數(shù)據(jù)，可以發(fā)送任何有效的指令值，指令代碼需要在串行總線周期開始之前配置好，通過 QSCCMD 寄存器進(jìn)行配置。

3.1.2 地址

在這個(gè)階段，一個(gè)地址被發(fā)送到閃存。QSPI 擁有 32 位地址總線寬度來配合串行閃存，可以通過設(shè)置 QSFCR 寄存器內(nèi)的 AWSL[1:0]來選擇使用 8 位/16 位/24 位/32 為地址總線寬度。如果選擇 8 位/16 位/24 位的地址總線寬度，那么只有地址與之匹配的低位空間可以被正常訪問，訪問QSPI 中高位的串行閃存鏡像空間將會(huì)反復(fù)出現(xiàn)低位空間的內(nèi)容。

3.1.3 虛擬周期

在快速讀指令的情況下，需要在發(fā)送地址之后加入一定數(shù)量的虛擬周期，其具體數(shù)量由QSFCR 寄存器中的 DMCYCN[3:0]決定。虛擬周期最初的兩個(gè)周期用于決定是否選擇 XIP 模式。

3.1.4 數(shù)據(jù)

在這個(gè)階段，數(shù)據(jù)發(fā)送到 QSPI 閃存或者從 QSPI 閃存接收數(shù)據(jù)，直接通信模式下一個(gè)完整的QSPI 總線周期從對(duì)寄存器 QSDCOM 的 DCOM[7:0]操作開始直到對(duì) QSCR 寄存器的進(jìn)行一次寫操作后結(jié)束。對(duì) DCOM[7:0]的寫會(huì)轉(zhuǎn)換為一次 QSPI 總線的單字節(jié)的數(shù)據(jù)傳送，而對(duì)DCOM[7:0]的讀則會(huì)轉(zhuǎn)換成一次 QSPI 總線的單字節(jié)的數(shù)據(jù)接收。

3.2 通信協(xié)議

HC32F460 系列的四線式串行外設(shè)接口（QSPI）支持靈活的配置目標(biāo)地址及虛擬周期數(shù)，其中目標(biāo)地址的寬度通過 QSFCR 寄存器中的 AWSL[1:0]位來設(shè)置，虛擬周期通過 QSFCR 寄存器中的 DMCYCN[3:0]位來設(shè)置。

3.2.1 擴(kuò)展式 SPI 協(xié)議

擴(kuò)展式 SPI 協(xié)議只用 QSIO0 管腳單線進(jìn)行指令輸出，之后的地址及數(shù)據(jù)則根據(jù)具體的讀取模式指令使用單線式/二線式/四線式輸出。若配置為單線式及二線式輸出則 QSIO2 為輸出狀態(tài)，輸出電平由 QSFCR 寄存器的 WPOL 位 決定，初始輸出為低電平，QSIO3 也為輸出狀態(tài)，輸出高電平。QSIO2 管腳也可用作串行閃存的 WP 功能，QSIO3 管腳也可用作串行閃存 HOLD 或 RESET 功能。

3.2.2 二線式 SPI 協(xié)議

二線式 SPI 協(xié)議使用 QSIO0，QSIO1 兩個(gè)管腳實(shí)行相應(yīng)的操作，包括發(fā)出指令，地址，接收數(shù)據(jù)等。此時(shí) QSIO2 為輸出狀態(tài)，輸出電平由 QSFCR 寄存器的 WPOL 位決定，初始輸出為低電平，QSIO3 也為輸出狀態(tài)，輸出高電平。QSIO2 管腳也可用作串行閃存的 WP 功能, QSIO3 管腳也可用作串行閃存 HOLD 或 RESET 功能。

3.2.3 四線式 SPI 協(xié)議

四線式 SPI 協(xié)議使用 QSIO0，QSIO1，QSIO2，QSIO3 四個(gè)管腳實(shí)行發(fā)出指令，地址，接收數(shù)據(jù)等所有相關(guān)操作。

3.3 總線模式

3.3.1 ROM 訪問模式

串行閃存及相關(guān)的控制寄存器在 AHB 總線空間的位置由總體的地址范圍配置來決定，QSPI 可以通過自動(dòng)將 MCU 的外部 ROM 讀取總線周期轉(zhuǎn)換為 QSPI 總線周期來對(duì)串行閃存進(jìn)行讀取。此模式下配置好相關(guān)參數(shù)，讀取閃存和讀取內(nèi)置 Flash 一樣，不需要操作寄存器，對(duì) QSPI連接的閃存的映射地址進(jìn)行直接訪問即可。

對(duì)于 ROM 的單一讀取指令會(huì)獨(dú)立的從芯片內(nèi)部總線周期一對(duì)一的轉(zhuǎn)換為 QSPI 總線周期。當(dāng)一個(gè) ROM 的讀取總線周期被檢測(cè)到時(shí)，QSSN 信號(hào)會(huì)置為有效狀態(tài)，從而啟動(dòng)一個(gè) QSPI 總線周期。當(dāng)接收完串行閃存的數(shù)據(jù)后，QSSN 信號(hào)變成無效狀態(tài)，該 QSPI 總線周期宣告完成。

3.3.2 直接通信模式

串行閃存還有很多不同的追加功能，諸如 ID 信息讀取，擦除，寫入及狀態(tài)信息讀取等。針對(duì)這種情況，QSPI 提供了直接通信模式，用戶可通過軟件直接對(duì)串行閃存進(jìn)行控制，由此模式軟件可以產(chǎn)生任意所需的 QSPI 總線周期。將 QSCR 寄存器的DCOME 位設(shè)成 1 可以進(jìn)入直接通信模式，一旦進(jìn)入直接通信模式，將無法進(jìn)行通常的閃存讀取操作，如果要進(jìn)行常規(guī)的閃存讀取，需要將 DCOME 位清零退出直接通信模式。直接通信模式下一個(gè)完整的 QSPI 總線周期從對(duì)寄存器 QSDCOM 的 DCOM[7:0]操作開始直到對(duì) QSCR 寄存器的進(jìn)行一次寫操作后結(jié)束，這期間 QSSN 信號(hào)始終保持低電平的有效狀態(tài)。

在直接通信模式下是無法對(duì) QSCR 和 QSDCOM 以外的寄存器進(jìn)行寫操作的，對(duì)其他寄存器的寫操作將會(huì)退出直接通信模式。

3.4 特殊功能

3.4.1 閃存預(yù)讀取功能

對(duì)于諸如 CPU 指令或是數(shù)據(jù)塊的傳輸，系統(tǒng)通常是以一個(gè)順次遞增的閃存地址順序進(jìn)行數(shù)據(jù)的讀取，串行閃存具有連續(xù)數(shù)據(jù)傳輸能力而不需要再次發(fā)送指令代碼和地址。QSPI 提供了預(yù)讀取功能來進(jìn)行連續(xù)的數(shù)據(jù)接收，通過設(shè)置 QSCR 寄存器中的 PFE 位為 1 激活預(yù)讀取功能，當(dāng)該功能有效后，數(shù)據(jù)會(huì)被連續(xù)接收并儲(chǔ)存到緩沖區(qū)而不需要等待另一個(gè)閃存讀取要求，預(yù)讀取的緩沖區(qū)可存儲(chǔ) 16 個(gè)字節(jié)的數(shù)據(jù)，除此以外，還有 2 個(gè)字節(jié)的數(shù)據(jù)接收緩沖區(qū)也可以存儲(chǔ)預(yù)讀取的數(shù)據(jù)，當(dāng)所有的緩沖區(qū)數(shù)據(jù)取滿后，QSPI 總線周期結(jié)束。

在預(yù)讀取狀態(tài)寄存器 QSSR 中，PFAN 位顯示了當(dāng)前的預(yù)讀取工作狀態(tài)，PFFUL 位表示預(yù)讀取數(shù)據(jù)緩沖區(qū)已經(jīng)放滿，而 PFNUM[4:0]則顯示了目前已經(jīng)讀取到緩沖區(qū)的數(shù)據(jù)的字節(jié)數(shù)。

3.4.2 XIP 模式

一些串行閃存器件可以通過省略接收讀取指令來降低延遲時(shí)間，該機(jī)能可通過虛擬周期期間發(fā)送的模式代在快速度指令時(shí)的虛擬周期期間，QSPI 在最初的兩個(gè)周期通過發(fā)送 XIP 模式代碼來控制串行閃存的 XIP 模式，可通過寄存器 QSXCMD 的XIPMC[7:0]位進(jìn)行針對(duì)性設(shè)置。啟動(dòng)串行閃存的 XIP 模式需要在 QSXCMD[7:0]中設(shè)置相應(yīng)的模式代碼，控制部分的 XIP 模式只需要將 XIPE 位置成 1 就可以，而與 QSXCMD[7:0]的值無關(guān)。退出串行閃存的 XIP 模式需要在 QSXCMD[7:0]中設(shè)置相應(yīng)的退出模式代碼，控制部分的 XIP 模式只需要將 XIPE 位清零就可以，而與 QSXCMD[7:0]的值無關(guān)。

3.5

注意事項(xiàng)

3.5.1 寄存器的設(shè)置順序

在使用中可以動(dòng)態(tài)的對(duì) QSPI 控制寄存器進(jìn)行設(shè)置或更改，但是不注意寄存器的設(shè)置順序可能 會(huì)導(dǎo)致 QSPI 總線周期在寄存器還沒有*設(shè)置完成時(shí)就開始，因此請(qǐng)仔細(xì)配置寄存器的設(shè)置順序以避免這類情況的發(fā)生。

3.5.2 模塊停止信號(hào)的設(shè)置

QSPI 在系統(tǒng)復(fù)位后處于模塊停止?fàn)顟B(tài)，只有在將模塊停止控制寄存器中的 QSPI 模塊停止信號(hào)清零號(hào)才可以對(duì)寄存器進(jìn)行設(shè)置。

4

樣例代碼

4.1

代碼介紹

用戶可以根據(jù)上述的工作流程編寫自己的代碼來學(xué)習(xí)驗(yàn)證該模塊，也可以直接通過華大半導(dǎo)體的網(wǎng)站下載到 HC32F460 系列 MCU 的設(shè)備驅(qū)動(dòng)庫（Device Driver Library，DDL）來體驗(yàn) QSPI 與外部 Flash 通信的優(yōu)勢(shì)。

4.2 工作流程

樣例代碼中 QSPI 操作流程如下圖所示：

4.3 代碼運(yùn)行

用戶可以通過華大半導(dǎo)體的網(wǎng)站下載到 DDL 的樣例代碼（qspi_four_wire_io_fast_read、qspi_two_wire_io_fast_read、qspi_standard_read、qspi_fast_read），并配合評(píng)估用板（比如‘EVHC32F460-LQFP100-050-V1.1’）運(yùn)行相關(guān)代碼學(xué)習(xí)使用 QSPI 模塊。

5

總結(jié)

以上章節(jié)簡(jiǎn)要介紹 HC32F460 系列的 QSPI 寄存器、功能模式、注意事項(xiàng)。演示了如何操作QSPI 讀寫 Flash 樣例代碼，在開發(fā)中用戶可以根據(jù)自己的實(shí)際需要使用 QSPI 模塊。