時(shí)鐘電路中的許多環(huán)節(jié)都會(huì)引起抖動(dòng)。為了簡(jiǎn)單化的描述，跳過(guò)鎖相環(huán)和其他電路不談，只看時(shí)鐘的源頭——晶振。關(guān)于晶振的類(lèi)型在網(wǎng)上有大量的介紹。zui早在無(wú)線電微波通信領(lǐng)域人們便發(fā)現(xiàn)了時(shí)鐘jitter對(duì)通信質(zhì)量的影響，當(dāng)年在無(wú)線電和計(jì)算電路的工程師已經(jīng)深入探討過(guò)抖動(dòng)的來(lái)源和影響，所以目前時(shí)鐘jitter早已不是一個(gè)新的問(wèn)題。時(shí)鐘源材質(zhì)基本上都是石英晶振，給石英施加交變電壓便會(huì)產(chǎn)生規(guī)律的正弦波。少數(shù)*電路會(huì)采用銣鐘，銣鐘的精度可以保持10天不差10皮秒，這個(gè)精度足以使任何人聽(tīng)不到變化。 
      數(shù)字信號(hào)中的變化也就是抖動(dòng)，如果在瞬時(shí)達(dá)到納秒級(jí)別，將會(huì)明顯略化聽(tīng)感。其實(shí)引起jitterzui大的原因并不是來(lái)自于晶振本身，而是來(lái)自于周?chē)娐返碾娫肼暩蓴_，無(wú)論采用何種晶振它都會(huì)顯著劣化時(shí)鐘電路指標(biāo)。噪聲程度普遍伴隨著頻率的降低而加強(qiáng)，低頻抖動(dòng)是zui難以抑制的。一個(gè)常見(jiàn)的例子便是電源噪聲。
      克服噪聲后，接下來(lái)問(wèn)題便是如何使得時(shí)鐘電路生成系統(tǒng)可識(shí)別的時(shí)鐘波形。這個(gè)問(wèn)題的精髓在于，把緩慢的的正弦信號(hào)轉(zhuǎn)化為高速，銳利的方波。一旦我們生成了方波，下一步會(huì)便是如何克服邏輯電路引入的jitter。邏輯電路的jitter，根據(jù)邏輯電路的類(lèi)型，Jitter 可以是非常大的。如果你想實(shí)現(xiàn)亞皮秒級(jí)別的低抖動(dòng)，至少你會(huì)面臨邏輯電路可選性降低、高能耗電源以及高元件成本這三個(gè)問(wèn)題。
    如果Jitter足夠低，它將不會(huì)被聽(tīng)到，但這涉及到j(luò)itter水平和頻率之間的關(guān)系。
    zui后，如果說(shuō)通過(guò)這次實(shí)驗(yàn)得出了什么結(jié)論，那便是我們都需要專門(mén)的聽(tīng)音訓(xùn)練。教育在人的一生中是*的。