PLC 工控機(jī) 嵌入式系統(tǒng) 人機(jī)界面 工業(yè)以太網(wǎng) 現(xiàn)場(chǎng)總線 變頻器 機(jī)器視覺(jué) DCS PAC/PLMC SCADA 工業(yè)軟件 ICS信息安全 應(yīng)用方案 無(wú)線通訊
上海德竹芯源科技有限公司
參 考 價(jià) | 面議 |
產(chǎn)品型號(hào)Moku:Pro
品 牌
廠商性質(zhì)其他
所 在 地上海
聯(lián)系方式:查看聯(lián)系方式
更新時(shí)間:2024-05-15 07:54:25瀏覽次數(shù):55次
聯(lián)系我時(shí),請(qǐng)告知來(lái)自 智能制造網(wǎng)暫無(wú)信息 |
Moku:Pro 通過(guò)基于 FPGA 的復(fù)雜架構(gòu)、高帶寬、低噪聲模擬前端以及強(qiáng)大的網(wǎng)絡(luò)和存儲(chǔ),提供性能和靈活性。您需要的多種內(nèi)置式儀器都可以立即使用,而不會(huì)影響性能以獲得靈活性?;旌锨岸嗽O(shè)計(jì)可執(zhí)行來(lái)自多個(gè) ADC 的頻率依賴信號(hào)混合,提供從聲學(xué)到無(wú)線電頻率的噪聲性能。在一個(gè)硬件平臺(tái)上安裝了 10 臺(tái)儀器,工程師和研究人員可以簡(jiǎn)化他們的測(cè)試臺(tái),甚至可以將實(shí)驗(yàn)室?guī)Щ丶摇?/p>
支持軟件的硬件
● Moku:Pro 是 Moku 軟件定義儀器平臺(tái)套件中比較的系統(tǒng)。Moku:Pro 利用 FPGA 的強(qiáng)大功能與高質(zhì)量模擬前置,能在一個(gè)硬件平臺(tái)上托管多個(gè)儀器,而不會(huì)犧牲規(guī)格或精度。這種測(cè)試設(shè)備的方法使輕松擴(kuò)展和擴(kuò)展研究范圍成為可能。
用于實(shí)現(xiàn)良好噪聲性能的共混式ADC
● 在測(cè)試和測(cè)量中,靈活性通常需要在性能上進(jìn)行權(quán)衡。我們克服了這些權(quán)衡,在的混頻方案中使用來(lái)自 5 GSa/s、10 位 ADC 和 10 MSa/s、18 位 ADC 的信號(hào),以提供 10 Hz 至 600 MHz 的低本底噪聲和高動(dòng)態(tài)范圍。這是通過(guò)數(shù)字分頻器實(shí)現(xiàn)的,該網(wǎng)絡(luò)由平衡的高通和低通濾波器組成,可實(shí)現(xiàn)雙通道 ADC 數(shù)據(jù)流的實(shí)時(shí)融合。
隨時(shí)隨地進(jìn)行工作
● 通過(guò)將示波器、波形發(fā)生器等測(cè)試臺(tái)基本功能集成到單個(gè)硬件平臺(tái)中,Moku:Pro 使工程團(tuán)隊(duì)能在家工作。憑借小尺寸、115 W 低功耗和一套核心測(cè)試儀器,轉(zhuǎn)向遠(yuǎn)程工作變得簡(jiǎn)單。
多儀器模式
● Moku:Pro 的多儀器模式允許您同時(shí)運(yùn)行多個(gè)儀器,并允許您將這些儀器相互連接以構(gòu)建自定義的測(cè)試系統(tǒng)。
● 在這種模式下運(yùn)行的儀器可以鏈接在一起,以構(gòu)建復(fù)雜的信號(hào)處理管道。高級(jí)用戶甚至可使用 Moku Cloud Compile 中設(shè)計(jì)的自定義功能,從而為他們提供比以往更大的靈活性。
● 與模擬輸入、模擬輸出和相鄰儀器的連接可在運(yùn)行時(shí)進(jìn)行配置,以實(shí)現(xiàn)即時(shí)滿足。
Moku Cloud Compile
● 高級(jí)用戶可通過(guò)編寫自己的 VHDL 代碼來(lái)訪問(wèn) Moku:Pro 的 FPGA 來(lái)實(shí)現(xiàn)自定義數(shù)字信號(hào)處理。這個(gè)基于云的工具可直接從瀏覽器訪問(wèn),允許您開發(fā),編譯自定義算法并將其部署到 Moku:Pro,而無(wú)需下載任何軟件。
● 多樂(lè)器模式,您的自定義代碼可與任何 Moku:Pro 的專業(yè)級(jí)樂(lè)器配合使用。
輸入電壓噪聲
● 輸入電壓噪聲描述模擬輸入的本底噪聲,表示為幅度頻譜密度(歸一化為 1 Hz 帶寬的不同頻率下輸入電壓噪聲的大?。?。輸入電壓噪聲是各種儀器的關(guān)鍵規(guī)格,包括鎖相放大器、頻譜分析儀和示波器,因?yàn)樗芟拗迫跣盘?hào)應(yīng)用中的信噪比(SNR)。
100 Hz時(shí)30 nV√Hz的噪聲,并且在整個(gè)頻率范圍內(nèi)保持較低水平
共和式 ADC
● FPGA算法可自動(dòng)、智能地混合來(lái)自 10 位和 18 位 ADC 的高速和低速信號(hào),以優(yōu)化整個(gè)頻率范圍內(nèi)的噪聲性能。
● 濾波網(wǎng)絡(luò)的設(shè)計(jì)不是簡(jiǎn)單地將整體噪聲降低,而是保持信號(hào)的單位增益頻率響應(yīng)。
模擬輸入
● 頻道:4
● 帶寬:600 MHz(最多2個(gè)信道),300MHz(最多4個(gè)信道)
● 采樣率:5 GSa/s(1個(gè)頻道),1.25 GSa/s(4個(gè)頻道)
● 分辨率:具有自動(dòng)混合功能的 10 位和 18 位 ADC
● 電壓范圍:40 Vpp
● 輸入阻抗:50Ω 或 1MΩ
● 輸入耦合:交流或直流
● 交流耦合角:16 KHz 轉(zhuǎn)化為 50Ω,1.6 Hz 轉(zhuǎn)化為 1MΩ
● 輸入電壓噪聲:100 Hz 時(shí)為 30 nV√Hz
● 輸入?yún)⒖荚肼暎?00 微伏RMS
模擬輸出
● 頻道:4
● 帶寬:500 MHz(±1V),100 MHz(±5V)
● 采樣率:1.25 千兆薩/秒
● 分辨率:16 位
● 電壓范圍:10 Vpp 轉(zhuǎn)化為 50Ω
● 輸出阻抗:50Ω
外部觸發(fā)器
● 觸發(fā)波形:兼容 TTL
● 觸發(fā)帶寬:直流至 5 兆赫
● 觸發(fā)阻抗:高-Z
● 最小觸發(fā)電平:1.8 V
● 觸發(fā)電平:5 V
時(shí)鐘參考
板載時(shí)鐘
● 頻率:10 兆赫
● 穩(wěn)定性:< 300 ppb
10 MHz 基準(zhǔn)輸入
● 預(yù)期波形:正弦/平方
● 頻率:10 兆赫 ± 20 千赫
● 輸入范圍:-6 dBm 至 +10 dBm
10 MHz 基準(zhǔn)輸出
● 波形類型:廣場(chǎng)
● 輸出頻率:10 兆赫
● 輸出電平:6 分貝
您感興趣的產(chǎn)品PRODUCTS YOU ARE INTERESTED IN
智能制造網(wǎng) 設(shè)計(jì)制作,未經(jīng)允許翻錄必究 .? ? ?
請(qǐng)輸入賬號(hào)
請(qǐng)輸入密碼
請(qǐng)輸驗(yàn)證碼
請(qǐng)輸入你感興趣的產(chǎn)品
請(qǐng)簡(jiǎn)單描述您的需求
請(qǐng)選擇省份
聯(lián)系方式
上海德竹芯源科技有限公司