DG2020A 脈沖碼型發(fā)生器
DG2020A 脈沖碼型發(fā)生器特點
·數(shù)據(jù)速率達1.1Gbps測試高速邏輯設(shè)備和電路
·數(shù)據(jù)模型深度達256k/通道速度特性
·多種輸出通道數(shù)模式,可靈活增加通道:12,24 or 36
·精確的控制輸出參數(shù)
·靈活的序列控制跳動,事件睡嵌套反復(fù)很容易用于數(shù)據(jù)編輯的大顯示器
·由DG-Link軟件輸入數(shù)據(jù)模型
數(shù)據(jù)輸出 | | |
數(shù)據(jù)速率 | 0.1bps to 200 Mbits/s | |
取樣速率 | 0.1Hzto 200MHz | |
分辨率 | 4 digits | |
時鐘周期顫動 | <50psp-p at 200MHz.Typical | |
精度 | PPLOn,±0.0001% | |
數(shù)據(jù)深度 | 64to 64 kbits(1 increment) | |
數(shù)據(jù)寬度 | 標(biāo)準(zhǔn)12-Bits | |
充列塊的數(shù)量 | 256 | |
序列的階梯 | 2048 | |
每線的塊重復(fù) | 1to 65536 or infinite | |
輔助輸入 | | |
時鐘 | 后板BNC接頭 | |
頻率 | DC to 200MHz | |
阻抗: | 50Ohm terminated to +0.5V | |
時鐘輸出延時: | 36ns(典型值) | |
觸發(fā) | 前面板BNC接頭 | |
電平 | -5.0Vto +5.0V | |
分辨率 | 0.1V | |
極限精確度 | ±(5%of setting)±0.1V | |
最小脈寬 | >10ns | |
靈敏度 | >0.5Vp-p | |
阻抗 | 1kilohm or 50 Ohm | |
輸入 | ±10V into1 kilohm,±5V into 50 Ohm | |
極性 | 正和負(fù) | |
拖延 | 100nsminiumu | |
SYNC | 前面板BNC接頭 | |
電平 | VOH,2.5V into 50 Ohm;VOL0 V into 50 Ohm | |
脈寬: | 6clocks | |
阻抗 | 50 Ohm | |
事件 | 前面板BNC接頭 | |
電平: | PositiveTTL pulse,50 Ohm | |
輸出條件 | 8clocks | |
延時時間 | 22 clocks before數(shù)據(jù)output , change | |
阻抗 | 50Ohm | |
時鐘 | 后板SMB接頭 | |
電平: | 1V(典型)into 50 Ohm | |
觸發(fā)輸入延時: | PLL開: | |
外部 | 7ns+1clock to 20ns +0.5clock | |
程控接口 | GPIB:ANSI/IEEE488.2-1987 | |
數(shù)據(jù)輸出 | | |
通道數(shù) | 12 | |
接頭 | 26-Pinheader | |
VOH | >4.4 V into 1megaohm | |
VOL | >0.1Vinto 1 megaohm | |
上升/下降時間 | <5nsinto 1 megaohm,10pF(20% to 80%) | |
內(nèi)部時鐘數(shù)據(jù)延時 | 24ns | |
外部時鐘輸入到數(shù)據(jù)輸出延時 | 25to 45ns | |
觸發(fā)輸入到數(shù)據(jù)輸出延時 | 內(nèi)時鐘 | |
通道延時 | CH8,CH9,CH10,CH11 | |
延時通道 | 0to 20ns | |
延時時間 | 0.1ns | |
延時分辨率 | CH0and Other Channels,Same Pod:<3ns | |
事件輸入 | | |
極限電平 | TTL | |
數(shù)據(jù)輸出延時 | <50ns+50 clocks | |
到下一塊的時間延時 | 47to 54 clocks | |
抑制輸入 | | |
電平 | TTL,1kiolhm | |
數(shù)據(jù)輸出延時 | 18ns | |
內(nèi)部抑制延時 | 5ns | |
物理特性 | | |
尺寸 | 毫米 | 英寸 |
高 | 51 | 2 |
寬 | 150 | 5.9 |
深 | 101 | 4 |
重量 | 公斤 | 磅 |
凈重 | 0.5 | 1.1 |